• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 48 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMG3422R030：LMG3422R030RQZT

admin
Guru**** 2017950 points
Other Parts Discussed in Thread: LMG3422R030
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1454398/lmg3422r030-lmg3422r030rqzt

器件型号：LMG3422R030

工具与软件：

尊敬的团队：

我目前使用同步降压评估板与 LMG3422R030 GaN FET 合作、我面临一些需要帮助的问题。 下面是我的问题的详细信息：

  1. LDO 引脚连接问题：
    • 当我通过一个与0.22 µF 电容器串联的10欧姆电阻器连接 LDO 引脚时、我无法获得预期的仿真结果。 您能否说明在此设置中是否需要其他注意事项或配置才能正常运行？
    • 或者、当我按照数据表将 LDO 引脚连接到5V LDO 输出时、我应该观察到100 V/ns 的压摆率。 但是、电路未按预期工作。 您能否提供有关解决此问题的指导？
  2. 了解 Q1低侧开关：
    • 我想要详细说明位于低侧的 Q1开关如何帮助降低导通期间低侧开关的压摆率。 我无法完全掌握基本机制、因此如果有任何澄清、我会非常感激。
  3. 适用于 H 桥高侧开关的隔离器：
    • 您能建议是否在 H 桥拓扑中将同一个隔离器用于两个高侧开关吗？ 如果是、是否有任何我应该注意的特定设计注意事项或限制？

非常感谢您协助解决这些问题并提供必要的澄清。 如果您需要有关电路或仿真设置的其他详细信息、请告知我。

此致

b Raja Sekhar

  • 0
    TI__Guru**** 2017950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja：  

    1.您能分享您正在尝试的连接原理图吗? 您期望获得什么结果？ 每个器件都有一个 LDO5V 引脚、不清楚您指的是哪个其他 LDO。

    2. 用户指南中的第2.1.3节描述了该功能。 如果需要使用自举解决方案偏置高侧而不是 板载电源  、则必须安装 D1和 R2、必须移除 R1、并且压摆率电阻器必须低于初始值。  当 HS GaN 器件启动时、FLT 信号将 出现并开启 Q1、这将使 R17与压摆率电阻器并联、从而降低电阻值并实现最初所需的压摆率。 启动时需要较慢的压摆率、以确保 降低 LS 器件电流消耗、从而帮助高侧器件在启动时不会出现任何问题。

    3.是的、所有开关均应使用相同的隔离器、以确保传播延迟匹配。 任何 ISO77xxxx 系列都应能够正常工作。  

    谢谢！

    John

  • 0
    TI__Guru**** 2017950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    感谢您对我先前的问题的答复。 根据您的建议和进一步的实验、我提出了以下观察结果并进行了进一步澄清：

    1. 双脉冲测试问题
      我已经附上了我的原理图以及 Vds 和 ID 的结果、供您参考。 根据 LMG342xx 主板原理图、我复制了该设置、并在 LDO 引脚处添加了一个与0.22 µF 电容串联的10欧姆电阻器。 遗憾的是、我仍然无法实现预期的双脉冲测试结果。 您能否回顾一下设置并就可能需要的任何其他更改提供建议？
    2. 使用自举降低压摆率
      关于通过使用顶部 FET 的 FAULT 信号导通 Q1 MOSFET 来降低低侧器件压摆率的方法：
      • 当 MOSFET 导通时、RDRV 引脚上的有效电阻会降低、这在理论上可能会再次提高压摆率。
      • 您能否说明一下、尽管有效电阻发生了变化、但这种方法是如何有效降低压摆率的？
    3. 将数字隔离器用于 H 桥
      对于 H 桥配置、我打算对两个顶部开关的栅极脉冲使用相同的数字隔离器。 考虑到这些器件的不同开关节点、这种方法是否可行？ 如果不能、您能否建议采用适当的隔离器配置？

    非常感谢您就这些事项提供指导。 如果需要任何其他信息来帮助解决这些问题、请告诉我。

    谢谢、此致

    b Raja Sekhar

  • 0
    TI__Guru**** 2017950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Raja Sekhar、

    John 将很快重放给您。


    此致、
    Madhur

  • 0
    TI__Guru**** 2017950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja：  

    1.尝试 在不使用任何串联电阻的情况下连接 LDO5V 电容器。 如果这样不起作用、请尝试移除高侧器件、只需 将其替换为二极管整流器。 这将使您能够表征低侧器件。

    2.  根据图5-4、RDRV 引脚上较低的电阻可产生较快的压摆率。 当 Q1导通时、有两个并联电阻器在 RDRV 引脚上可见-这会产生较低的有效电阻值。  

    3.是的、这种办法是可行的。  

    此致、

    John