• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 236 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CC1352R：定制电路板(基于 CC1352R Launchpad 设计)、电路板厚度、层叠

admin
Guru**** 2551110 points
Other Parts Discussed in Thread: CC1352R

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/wireless-connectivity/sub-1-ghz-group/sub-1-ghz/f/sub-1-ghz-forum/854862/cc1352r-custom-board-based-on-cc1352r-launchpad-design-board-thickness-layer-stack

器件型号：CC1352R

您好！

是否可以将我的定制板(基于 Launchpad)的厚度减小到
0.034英寸-而不是电流(根据 launchpad gers') 0.062英寸？

换言之、除了调整50欧姆的布线宽度计算之外、还有没有其他方法
使层堆栈紧凑的其他问题(性能或其他问题)
会怎么样？

如果不是、我计划保持电介质厚度的比例/比率 与相同  
CC1352R Launchpad 层堆栈。 基本上将其按1比1进行缩放。

请提供建议。 一如既往、感谢您的及时关注和帮助。


最棒的
SE

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我不会降低层1 (顶层)与第一个接地层之间的距离。 您建议的距离减半会增加所有寄生电容、射频性能将未知。 我建议您像在参考设计中一样保持距离。  

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 ter、

    明白。 请记住、这是如何实现的-  
    1)保持第1层(顶部)和第2层之间的距离(铜和介电厚度)不变；
    2)保持第3层和第4层(底部)之间的距离(铜和介电厚度)不变；  
    3)仅减少中间两层2和3之间的距离(电介质厚度)、达到总0.034英寸
      PCB 厚度。

    这是否起作用？

    最棒的
    SE

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    1)只要您这么做、我就不会发现这种方法有任何问题。  

  • 0
    TI__Guru**** 2551110 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 ter

    最棒的
    SE