主题中讨论的其他器件: CC1200、 CC1310
写入 TXFIFO 时、1201是否需要字节之间的任何延迟?
我以6MHz 运行 SPI -如果两个高至2us 的字节之间存在延迟-则写入成功。 但是、如果 SCLK 是连续的-字节之间没有延迟、则会导致 TX 下溢。 设备似乎正在丢失事务中的一个字节。 TXFIFO 在突发模式访问中被写入、并且器件被选通以进行发送、即无线电被置于发送状态、并且 FIFO 定期更新。
用户指南指定了在突发模式下访问配置寄存器时的100ns 延迟-但不适用于 FIFO。
谢谢-如果有任何指示、我会很感激。





