[参考译文] CC1120：CC1120 RX FIFO 上溢错误

由于得到了同步接收中断(GDO2的上升沿)、您不应只开始读取 FIFO。 即使接收到同步字、也不必在 FIFO 中放置任何内容、至少不是整个数据包。

最简单的方法是使用数据包长度过滤、然后限制数据包长度、以便在 FIFO 中为整个数据包提供空间(如果启用、请记住为状态字节提供空间)。

在这种情况下、您应该等待完整的数据包被接收(GDO2的下降沿)、然后读取 FIFO。

如果使用任何类型的滤波、在读取 FIFO 之前、您需要检查 FIFO 中是否确实有、但实际上仍然是空的。 永远不要读取空的 FIFO、因为这会使 FIFO 指针出现故障。

您应该使用此处的 ease_link_rx 示例作为起点。

SWRC253代码示例或演示| TI.com

如果您需要接收不适合 FIFO 的数据包(大于128字节)、则需要使用 FIFO 阈值来生成中断、以便您可以在接收到完整的数据包之前开始读取 FIFO。

同样在这种情况下、开始读取时、您需要始终检查 FIFO 中实际有多少字节、这样读取的 数据就不会超过可用的字节。

Siri

感谢您的答复。
现在、在读取 GDO2的下降沿时、问题仍然存在。 Im 发送10字节数据包长、我在接收端不能接收到。 Im 在读取之前控制 RX FIFO、并 打算在 FIFO 中获得129个字节、同时 Im 已填满 FIFO。 位于基准驱动器之后的 Im。 如何解决该问题？

如果从 NUM_RXBYTES 读取129、也可能从 MARCSTATE 读取0x11、这意味着您收到的数据包 RX FIFO 中没有空间。

您是否使用 CC1120进行传输、并且您是否确定设置了正确的长度字节？

如果您使用 CC1120作为发送器、则需要将长度字节写入 TX FIFO：

如果有效载荷是10个字节、则需要将11个字节写入 TX FIFO：

0x0A、DATA1、DATA2 、 DATA3、...、  数据 A10

若要在 RX 端实现数据包长度过滤、应设置 PKT_LEN = 125

然后、您在 RX FIFO 中有1个长度字节、125个数据字节和2个状态字节的空间(总共128个字节、这是 FIFO 的大小)

Siri

是的、我同时使用 CC1120作为发送器和接收器。 在发送器侧、我有一个11字节 txBuffer、第一个字节为0x0A、接下来的两个字节用于表示数据包编号。 之后、我以500ms 的延迟在 while 循环中发送数据。  以下是我的中断处理程序：

void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin)
{
  // PKT_SYNC_RXTX (FALLING EDGE TRIGGER)
  if (GPIO_Pin == GPIO2_CC1120_EXTI_Pin)
  {
    // Sync & end of packet the interrupt
    if (cc1120_dev.rfmode == RF_MODE_RX)
    {
      // Wait for packet received interrupt
      serialstatus = rfRecieveRxPacket();
      cc112xGetRxStatus(&cc1120_dev);
      rfRunRx();
    }
    else
    {
      // Wait for interrupt that packet has been sent.
      return;
      // chipstatus = rfSendTxPacket(sensorData);
    }
  }
  // RXFIFO_THR_PKT ()
  if (GPIO_Pin == GPIO0_CC1120_EXTI_Pin)
  {
    // RXFIFO_THR Handler
    trxSpiCmdStrobe(&cc1120_dev, CC112X_SFRX);
    cc112xGetRxStatus(&cc1120_dev);
  }
//  // RX FIFO overflow
//  if (GPIO_Pin == GPIO3_C1120_EXTI_Pin)
//  {
//	  trxSpiCmdStrobe(&cc1120_dev, CC112X_SFRX);
//	  cc112xGetRxStatus(&cc1120_dev);
//  }
}

RfSerialStatus_t rfRecieveRxPacket()
{
  RfChipStatus_t chipstatus;
  RfSerialStatus_t serialstatus;
  serialstatus = cc112xSpiReadReg(&cc1120_dev, CC112X_NUM_RXBYTES, &rxBytes, 1);

  // Check that we have bytes in FIFO
  if (rxBytes != 0)
  {

    // Read MARCSTATE to check for RX FIFO error
    serialstatus = cc112xSpiReadReg(&cc1120_dev, CC1120_MARCSTATE, &marcState, 1);

    // Mask out MARCSTATE bits and check if we have a RX FIFO error
    if ((marcState & 0x1F) == RX_FIFO_ERROR)
    {

      // Flush RX FIFO
      serialstatus = trxSpiCmdStrobe(&cc1120_dev, CC112X_SFRX);
    }
    else
    {

      // Read n bytes from RX FIFO
      serialstatus = cc112xSpiReadRxFifo(&cc1120_dev, rxBuffer, rxBytes);

      // Check CRC ok (CRC_OK: bit7 in second status byte)
      // This assumes status bytes are appended in RX_FIFO
      // (PKT_CFG1.APPEND_STATUS = 1)
      // If CRC is disabled the CRC_OK field will read 1
      if (rxBuffer[rxBytes - 1] & 0x80)
      {

        // Update packet counter
        rxPacketCounter++;
      }
    }
  }
  return serialstatus;
}