请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMUX121工具/软件：
尊敬的 TI 团队：
我们计划在我们的设计中使用 TMUX121、希望您在以下几点得到确认：
设计要求：
DAT0、DAT1：104Mbps 单端信号（来自 SD 3.0 接口）
CLK_P、CLK_N：100MHz 差分 PCIe 时钟（HCSL 信令）
上表是使用 TMUX121 进行信号连接的参考
-
何时 SEL = 0 →D1/D2 连接到 S1A/S2A （SD 3.0 模式）
-
何时 SEL = 1. →D1/D2 连接到 S1B/S2B （PCIe 模式）
基于我们的设计要求的问题：
-
TMUX121 是否可以在源极和漏极引脚上支持 104Mbps 单端信号？
-
TMUX121 是否可以处理源极和漏极引脚上的 100MHz 差分端 PCIe 时钟 (HCSL)？
-
源极和漏极引脚是否与 1.8V I/O 电平兼容？
注意：请您尽早回复
