This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74CBT3125C:压降

Guru**** 2380860 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/577761/sn74cbt3125c-voltage-drop

部件号:SN74CBT3125C
主题中讨论的其他部件:TS12A4.4514万

您好,

我一直在使用此开关,我一直注意到IC上的1V电压降,我不知道为什么会发生这种情况。 首先我以为我遇到了一些负载问题,但是断开输出并连接一个示波器,我仍然看到电压下降。

我的输入是5V,输出是4V ...... 数据表显示IO端口上的5V信号

任何想法

谢谢

约汉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    提供更新:

    为了在FET开关的输出端看到5V电压,我需要将VCC更改为6V。 我不知道为什么我必须这样做,但如果我能尽快获得一些反馈,我将不胜感激

    约汉
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yohan,

    您的Vcc是什么?

    SN74CBTXXXX信号开关架构是单个NMOS FET开关。  Vcc引脚正在偏压FET的门,并且I/O路径连接到排卸和源。  当FET源上的电压升高并接近栅极电压时,栅极和源Vgs之间的差值会降低。  当Vgs降低并接近FET阈值电压VT时,当FET关闭Vgs<Vt时,漏极和源RDSon之间的通态电阻将呈指数级增加   漏极和光源之间的这种较大的通态电阻 可能导致 FET上的1V电压降。  

    要解决此问题,您可以增加Vcc,这将增加   FET门的偏压,并增加Vgs,这将 保持FET打开并 继续保持 低导通状态电阻。  

    您还可以使用我们 产品组合中的不同器件,该器件具有与PMOS并行的传输门架构NMOS,或具有可提高门电压的充电泵的NMOS FET。  与 仅NMOS架构相比,这些架构将在整个I/O范围内为您提供平坦的电阻。  这些应用手册更详细地介绍了不同交换机系列和架构之间的权衡。  

    选择正确的Texas Instruments信号开关

    CBT-C,CB3T和CB3Q信号开关系列

    您认为TS12A4.4514万是一种传输栅极(NMOS并行PMOS),可为您提供平坦的电压电阻。

    谢谢!

    亚当