尊敬的 Sirs 和 Madams:
如果 TS5MP645YFPR 只有两个数据通道和一个时钟通道、我们可以让未使用的输出和输入打开、还是可以将它们分别接地?
我们 PCB 上的空间不足、这就是问题的原因。 感谢您的建议。
此致
维塔利
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Sirs 和 Madams:
如果 TS5MP645YFPR 只有两个数据通道和一个时钟通道、我们可以让未使用的输出和输入打开、还是可以将它们分别接地?
我们 PCB 上的空间不足、这就是问题的原因。 感谢您的建议。
此致
维塔利
您好、Vitali、
建议通过一个50 Ω 电阻器将未使用的模拟 I/O 引脚端接至接地。 您 可以将其保持浮动、但在高速应用中、如果信号处于浮动状态、则信号反射的可能性会增加、 对于中使用的应用类型、645通常可以很安全地假设最好使用50欧姆电阻器端接模拟 I/O。
如果电阻器可以安装到 PCB 上、我强烈建议这样做、以进一步缓解信号完整性问题。
我们还提供了有关此主题的一般视频以及更多信息: https://training.ti.com/ti-precision-labs-switches-and-muxes-can-i-leave-unused-pins-floating
如果您有任何其他问题、请告诉我!
最棒的
Parker Dodson
您好、Vitali、
虽然器件在不同通道/模拟 I/O 之间没有任何有意的路径、但这些路径确实存在、其常见形式是从输入到输出的电容和不同输入之间的电容 (关断隔离和串扰等规格来自这些位置、因为这些电容显示为频率更高的信号泄漏)。 与未使用的端口端接相比、这些连接+接地或断开将导致更多的反射。 接地的通道不应该真正看到任何东西、但活动的通道更容易受到反射、因为信号会"反射"这些电容连接、如果没有端接、则更可能发生这种情况。 这些电容非常小、因此对于较慢(相对于电路尺寸的波长)的信号来说、这并不是一个真正的问题、但在较高的频率(较短的波长)下、这些寄生连接可能会导致问题、这些问题通常可以通过50欧姆端接得到缓解; 这不会阻止解决方案中的所有可能反射、因为布局仍然发挥着重要作用、但这有助于缓解其他潜在反射源。
我希望这有助于解决问题、但如果您有任何其他问题、请随时提问!
最棒的
Parker Dodson