E2E、
我目前正在使用 TS5A33157-Q1来传递 I2C 信号。 由于我的系统要求、我希望在1.8V 电源电压下运行此多路复用器、但担心该电源电压下的导通状态电阻和电容会影响 I2C 信号的上升沿。
我在仿真中没有看到可供此多路复用器使用的 IBIS 模型、因此我希望您在仿真中推荐如何对该器件进行建模。
谢谢、
Adam
谢谢、
Adam
尊敬的 Adam：
TS5A33157-Q1将影响 I2C 信号的上升时间-但不应使应用超出 I2C 规范。
在我们的电气规格表中、我们指定了整个温度范围内的最大导通电阻峰值为150欧姆：
需要注意的一些事项：
Ron 是在 VDD 为1.65欧姆时测得的-这意味着在1.8V 时、通道电阻可能略小-但不大于150欧姆。 这也是峰值-它不会在整个电压范围内保持-通常不在其峰值范围内时-它的最大输出电阻约为50欧姆。 但是、在1.8V (全温度范围)下使用该器件时的峰值不会高于150欧姆。
至于电容、当开关关闭时、我们给出的总线电容典型值为17pF。
I2C 规范给出了时序和最大总线电容的以下规格：
我们还具有以下阈值：
VIH (min)= 0.7 * VDD = 1.26V
VIL (max)= 0.3 * VDD = 540mV
多路复用器可被视为一个简单的 RC 电路- I2C 缓冲器输入是一个高阻抗负载。 因此、对于上升/下降时间、我们可以查看由多路复用器的导通电阻、其寄生电容和线路上的其他器件产生的 RC。
为了模拟最坏情况、我设置了以下电路：
R1是器件最坏的导通电阻情况。
C1是 I2C 允许的最大总线电容
R2是模拟接收 I2C 缓冲器的"高阻抗负载"。
对于我使用的标准模式仿真：
频率：100kHz
上升时间：1uS (I2C 技术规格最坏情况)
下降时间：300ns (I2C 规范的最坏情况)
在最坏的情况下、上升时间不会违反规格、并且将在标准模式下正常运行：
高电平时间：标准模式需要4.36us 以上4us
低电平时间：标准模式要求5.04us > 4.7us
对于快速模式、使用了以下测试：
频率：400kHz
上升时间=下降时间= 300ns
与标准模式仿真一样：
高电平时间=~766ns >快速模式所需的600ns 最小值
低电平时间= 1.47us > 快速模式所需的最小值1.3us
对于快速模式+、使用了以下参数
频率= 1MHz
上升/下降时间= 120ns (最坏情况)
总线电容= 550pF
与其他两种情况一样、即使使用快速模式+、我们仍处于 I2C 规范范围内
高电平时间：301ns >技术规格要求的最小值260ns
低电平时间：542ns >技术规格要求的500ns 最小值。
需要澄清的几个注意事项：
这是绝对最坏情况的仿真-假设总线电容已经进行了最大的仿真、这取决于设置-但是、如果它只是发送器、接收器、上拉电阻器、 线路上的多路复用器该值对于标准/快速模式很可能小于400pF、对于快速+模式很可能小于550pF。
2.在整个信号范围内，Ron 不会是150欧姆-它仅在信号上升期间的某个点达到峰值。 仿真假定其始终为150欧姆-并且不小于150欧姆、因此所执行的仿真是保守的、并且应该比所示的性能更好。
3.如果需要比显示的裕度更大的裕度、将 IC 的电源轨提升至3.3V 将提供更多的裕度-但它并不是必需的。
如果您有任何其他问题、请告诉我！
最棒的
Parker Dodson
