请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74CBTLV3257 大家好、
我们的客户尝试 通过多路复用器路由某些 SPI 信号、但并非在其所有通道上路由。 它们希望长度与所有 SPI 信号匹配。
例如、如果最大延迟为0.25、并且在 PCB 布线中添加了额外的1.5英寸来补偿非多路复用信号、则实际延迟可能会变为0.1ns -这将不是我们很好地匹配的。 那么、我们的问题是多个芯片(SN74CBTLV3257)之间实际传播延迟可能会有多大的变化？ 我们是否有这方面的数据？
提前感谢！
此致、
Jejomar
