主题中讨论的其他器件: SN74AUC1G126、 SN74LVC1G126
您好、先生、
我们的客户遇到 了 SPI CLK 开关上使用的 SN74LVC1G66问题、但他们遇到 CLK 时会出现失真。
请帮助您检查 SN74LVC1G66是否适用于 SPI CLK? 还有其他有关 SPI CLK 的建议器件吗? (支持 SPI 的1:1 SPST)
请参阅下图、CLK 大约为33MHz。
谢谢、
乔治
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、先生、
我们的客户遇到 了 SPI CLK 开关上使用的 SN74LVC1G66问题、但他们遇到 CLK 时会出现失真。
请帮助您检查 SN74LVC1G66是否适用于 SPI CLK? 还有其他有关 SPI CLK 的建议器件吗? (支持 SPI 的1:1 SPST)
请参阅下图、CLK 大约为33MHz。
谢谢、
乔治
尊敬的乔治:
对于数字应用、我们建议开关带宽为每通道数据速率的1.5倍或每通道时钟频率的3倍。
对于33MHz SPI CLK、 SN74LVC1G66的300MHz 带宽 应适用于您的应用。 大多数 SPI 应用需要4个通道、如何在 SPI 应用中使用单通道1:1开关?
如果开关导致问题或系统问题、一种快速方法是移除器件并将电路板上的引脚短接在一起。 这将允许您在移除器件但系统仍配置为通过信号的情况下运行测试。 尝试查看信号失真是否仍然是一个问题。
您能否提供有关 VDD、输入电压的更多信息?
以下 是有关高速布局指南的良好应用手册。 减少时钟失真的常见技术是采用适当的端接、其中源阻抗与端接阻抗匹配、 从而降低时钟信号的压摆率、缩短布线长度。
此致
Saminah