尊敬的团队：
我计划使用 TS3DDR4000 - TS3DDR4000 12位1：2高速 DDR2/DDR3/DDR4开关/多路复用器。
我的要求是点击 DDR4地址和命令行。
因此、我计划将地址和命令行从主机连接到输入 B、并将地址和命令行从存储器连接到输入 A。我将在 PCB 中对 B 和 C 进行内部短路、并将输出 C 用于我的探测目的此设计拓扑是否起作用。 或者、您是否有任何其他建议用于封装高速线路以进行探测。
Rohith、
让我看看我是否理解正确。 您想在探测主机信号期间将存储器与主机隔离？ 如果您将主机短接至探针、则线路上始终会有残桩。
您可能需要考虑将主机连接到 A、将探针连接到 B、并将存储器连接到 C。 这样、主机就可以在没有探针存根的情况下与存储器进行通信。
谢谢、
Adam
Rohith、
我没有设计拓扑来探测没有残桩的信号路径。 我相信您可以实际执行此操作、因为总是会有残桩、但有些残桩可能比其他残桩更小。 IC 内部仍有一个存根、但 与 PCB 迹线的比例不同。
您尝试仿真什么性能？ I/O 缓冲器信息规范(IBIS)模型 对于此 类无源器件无效(无缓冲器)。 以下 e2e 文章中提供了 s 参数模型、或 TI.com 产品页面上的 SPICE 模型。
信号路径是一个 NFET、其栅极由电荷泵偏置。
谢谢、
Adam
谢谢、
Adam
谢谢、
Adam
Rohith、
下面是我打算与 s 参数模型一起发送的链接。
我将与高速转接驱动器团队联系、以建议使用高速缓冲器。
谢谢、
Adam
