• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 122 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4051B：VDD/VEE VS 输出上的纹波

admin
Guru**** 2381290 points
Other Parts Discussed in Thread: CD4051B
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/800936/cd4051b-the-ripples-on-vdd-vee-vs-output

器件型号：CD4051B

降级器、

纹波对该芯片的电源 VDD/VEE 对输出有何影响？

非常感谢。

  • 0
    TI__Guru**** 2381290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    JW、

    最好将旁路电容器尽可能靠近 IC 电源引脚放置、以减少 IC 的任何纹波或噪声。 CD4051B 等许多开关都具有良好的电源抑制能力、但没有完美的 IC。

    如果纹波很严重、您可以更改内部 FET 开关的栅源电压或栅漏电压。 其效果基本上是在不同的电源条件下操作开关。 随电源电压变化的参数包括导通状态电阻、Ron 平坦度、电流消耗和时序。

    导致大纹波的原因是什么？
    您要将什么连接到开关的两侧？

    谢谢、
    Adam