请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TS3A5017 大家好、
我想知道 TS3A5017在输入选择信号转换时序时的行为。 我知道理想情况下应同时向引脚发送输入选择信号、但实际上信号之间应存在一些偏差。 由于偏斜、我认为在转换完成之前会出现不良的逻辑条件。
您能告诉我这种情况发生了什么？
是否有可能将其连接到不良的通道？
此致、
Takashi Onawa
Takashi-San、
您可以看到信号路径相对于 采用 ton 和 toff 规格的数字逻辑选择引脚的行为。 您可以看到、FET 关断的发生速度比另一个 FET 导通的发生速度快一点、但我们无法保证其中一个在 TS3A5017的低阻抗之前完全处于高阻抗状态。
但是、我们的器件具有先断后合的功能、这意味着一个 FET 将在指定的时间内完全关断、然后另一个 FET 导通。 您可以在我们的参数搜索工具上找到类似这样的器件。
您对确保一个通道在另一个通道打开之前关闭的开关执行了哪些操作？
谢谢、
Adam
