请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74LVC1G66 我是否可以知道"dt/dv 输入转换上升或下降时间"的定义？
我们希望在控制输入中使用一点延迟来满足序列要求。 电路如下面所示。
我是否可以知道该延迟会影响 VIH 或 VIL 阈值？
BR、
Gary
我是否可以知道"dt/dv 输入转换上升或下降时间"的定义？
我们希望在控制输入中使用一点延迟来满足序列要求。 电路如下面所示。
我是否可以知道该延迟会影响 VIH 或 VIL 阈值？
BR、
Gary
Gary、
很抱歉、我甚至没有意识到您参考了数据表中的规格。 此规格在信号开关中并不常见、因此需要进行一些调查、以了解其原因。 我知道、如果信号转换缓慢、您将保持在开关的未知状态、那么在处于未知状态时、较长时间会消耗更多电流。 这就是应用手册中描述的慢速或浮点 CMOS 的含义。
作为最长时间，我知道如果您 使用 大于1MHz 的时钟快速切换信号开关，则会在信号路径上看到奇怪的行为。 同样、对于这些较旧的开关、我可能无法清楚地了解为什么存在此规范、而只是猜测。
就 RC 延迟电路而言、我仿真了10k Ω 电阻 器和1uF 电容器的延迟。 信号开关保持未知状态的时间将会更长、并且会消耗额外的电流、直到电压处于高于 VIH 和低于 VIL 阈值的已知状态。
谢谢、
Adam
