This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4066B-Q1:当 VDD = 0V 时,输入引脚的状态是什么?

Guru**** 1641220 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/692620/cd4066b-q1-what-is-the-status-of-input-pin-when-vdd-0v

器件型号:CD4066B-Q1

您好!  

当 VDD 为0V、CONTRAL_A 为0V 且信号施加到 SIG_A_IN 时、SIG_A_OUT 的状态是什么?

施加到 SIG_A_IN 的信号相当于输出阻抗为100kOhm 的2V 电压源。

这会损坏 IC 吗?

谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Christian、

    在 VDD = 0V 的情况下在 SIG_A_IN 上放置2V 会违反数据表中的绝对最大额定值。  

    SIG_A_IN 上的2V 电压将对内部保护二极管进行偏置、您将看到泄漏电流达到 Vdd。  该电流还可能对 FET 的栅极反向供电并打开器件。

    您要将什么连接到开关的两侧、为什么开关需要在信号仍然存在的情况下关闭?  

    这里是一些器件、当 Vdd = 0V 时、它们将处于高阻态、因为它们具有断电保护功能。  

    谢谢、

    Adam