• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 405 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74CBT3251：用于选择放大器的 VCC；OE 隔离？

admin
Guru**** 2847400 points

Other Parts Discussed in Thread: SN74CBT3251

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/689374/sn74cbt3251-vcc-to-select-oe-isolation

器件型号：SN74CBT3251

VCC 将为5V、但选择和 OE 引脚将由 MCU 在3.3V 时驱动。 在 SN74CBT3251上、选择和 OE 引脚是否与 Vcc 隔离？ 或者、我们是否需要确保 MCU 具有可耐受5V 电压的引脚？

谢谢你

  • 0
    TI__Guru**** 2847400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Cassidy、

    由于 VIH 最小电压为2V 、SN74CBT3251的 Vcc = 5V、SEL 和 OE 引脚将在3.3V 下工作。由于逻辑控制引脚不在 Vcc 或接地端、因此您可能会有一些额外的 ICC 电流。

    有关额外电流消耗的更多信息、请参阅本应用手册慢速或浮点 CMOS 输入的影响。

    谢谢、

    Adam

  • 0
    TI__Guru**** 2847400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢 Adam 的回答！

    因此、根据应用手册、该器件在浮动输入期间具有伪/部分上拉电阻、因为如果输入为低电平、P 沟道晶体管将导通。 然后、器件会将输入上拉、直到 N 沟道晶体管导通。 但是、该器件将无法上拉超过 VIH 的输入、因为 P 沟道晶体管会关闭并防止进一步上拉、对吧？ 主要问题是器件可能会在内部将输入上拉至 Vcc 并损坏 MCU 驱动引脚。

    您提到的附加 ICC 是由于较低的输入电压导致两个晶体管部分导通(与5V 电平相比)、从 Vcc 到 GND 的电流。 这不应影响/泄漏到输入引脚的电压、对吧？

    只要我们从0.8V-2V 范围(3.3V 逻辑高电平)过渡、我们就会将 ICC 降低到与5V 逻辑电平大致相同的水平。 此外、避免任何悬空情况应防止未知的上拉行为。 是否有任何其他可能导致5V Vcc 泄漏到器件输入中或在输入端引起某种电压瞬变的情况？ 如果是这样、简单的弱下拉或总线保持电路是否有助于防止此类 Vcc 至 IO 输入泄漏？
  • 0
    TI__Guru**** 2847400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Cassidy、

    1) 1)数字控制逻辑是输入缓冲器、因此它不会驱动任何电流从控制逻辑引脚流出并损坏 MCU。  

    2) 2)正确、额外的 ICC 是由控制逻辑上的输入缓冲器引起的。  

    3) 3)根据 SN74CBTXXXX 系列的应用手册、额外的电流消耗将为~1mA。  影响信号路径的 Vcc 不会有任何问题、因为它基本上连接到 FET 开关的栅极、而 SN74CBTXXXX 系列几乎没有泄漏。  

     

    如果您有其他问题、请告诉我。

    谢谢、

    Adam