• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 409 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74CBT3125：当 OE#信号有效时、管脚 A 和管脚 B 的状态

admin
Guru**** 2812305 points

Other Parts Discussed in Thread: SN74CBT3125

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/751252/sn74cbt3125-when-oe-signal-assert-the-pin-a-and-pin-b-status

器件型号：SN74CBT3125

您好、先生、

   关于 SN74CBT3125作为波纹管、我有两个问题需要确认：

(1) 当 SN74CBT3125 OE#信号有效时、管脚 A 和管脚 B 的状态。 引脚 A 和引脚 B 是否处于不稳定状态或三态？

(2)  当 SN74CBT3125 OE#信号有效时，Pina 有3.25MHZ 信号，是否有损坏 SN74CBT3125的风险？

谢谢

Yanan

  • 0
    TI__Guru**** 2812305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Yanan、  

    1) 1)当 OE 引脚为逻辑低电平时、A 和 B 引脚之间将存在一条低阻抗路径。  当 OE 引脚为逻辑高电平时、引脚 A 和引脚 B 之间将有一条高阻抗路径  

    2) 2)如果 OE 为逻辑高电平或逻辑低电平、SN74CBT3125可接受0至 Vcc 范围内的任何信号、且小于128mA。

    谢谢、  

    Adam  

  • 0
    TI__Guru**** 2812305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Adam：
    似乎对问题1有一些误解。
    当 OE 引脚为逻辑高电平时、引脚 A 和引脚 B 之间会有一条高阻抗路径。但引脚 A 或引脚 B 的状态如何？ 它是三态还是不稳定状态(有时为高电平、有时为低电平)？

    谢谢
    Yanan
  • 0
    TI__Guru**** 2812305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yanan、

    SN74CBT3125是一款无源 FET 开关、没有任何缓冲、我认为使用术语 TRI-STATE 并不是100%有效、这意味着缓冲输出。 当信号路径被禁用时、您只会看到 A 或 B 引脚处于高阻态。

    谢谢、
    Adam