TSMP64x 器件的封装非常紧凑；我在这个论坛上看到、TS3DV642可能是一个合适的器件、可执行相似的双向1：2/2：1 MIPI CSI-2开关任务(数据速率2.5Gbps)。
我想确认器件内部的所有开关结构都是相同的、即使是器件原始应用中低速通道的开关结构也是相同的。 由于 MIPI x4通道需要将5个差分通道切换在一起、因此我需要使用 SCL 或 HPD 引脚发送 MIPI 时钟信号。
我能否将端口 A 和端口 B 特性应用于该端口中的每个开关、包括 SCL/HPD/CEC 开关？
谢谢！
Krunal、
1.是否可+/-交换以进行布局？
2.同类器件具有许多 VDD/GND 引脚； 我已经为 EPAD 添加了尽可能多的过孔以优化接地电感(我认为这是原因、因为它不会耗散太多功率)、除了接地短接过孔和附近的去耦合外、我如何优化 VCC 传输路径？
您已经认识到、这是一款低功耗器件、热性能不如信号完整性那么重要。 为了确保 VCC 引脚上的信号完整性、您最好将去耦合电容器接地、使其尽可能靠近 IC。
一般而言、该器件是否可被视为12个高带宽、全双向开关、其中的子集在裸片上"匹配"？
4.是否有一组推荐用于第5个差分对的开关？ 从器件引脚排列来看、SCL/SDA 似乎最适合此任务。
如果您有其他问题、请告知我们。
谢谢、
Adam
Adam—
如果可以使用搜索功能、我将是一名绝对危险的工程师！ 感谢您提供这些链接和快速回复。
您为我的问题3和4链接的帖子中引用的主题帖的链接似乎已失效；您是否有机会找到这些主题？ 我尝试使用 URL 来查看我是否可以确定它们的位置、但没有任何幸运。
只需阅读一些有关使用 SCL/SDA/HPD/CEC 引脚发送我的第5个 MIPI 数据通道的更多详细信息、然后我相信所有这些都已设置好。 该器件的引脚排列不是5通道分线的理想选择(请参阅随附的)、但至少我不需要像较小的器件那样使用盲孔/埋孔！
Krunal、
正确的是、无源 FET 开关的 IC 布局是传播延迟的最大因素。
我更熟悉 TS5MP646器件、但已联系 该小组 、该小组可以帮助解决有关 TS3DV642内部布局以及该布局如何影响传播延迟的问题。
谢谢、
Adam
