如何提高F28377S的ADC采样率

adc的转换时间是最终的制约因素，到了极限就不能升了。什么控制要200K的采样率？

ADC的转换时间是多少？我们是专门做数据采集的，200k没有办法满足要求的

我觉着这款芯片ADC的采样率肯定不止200k，原来用F28335的时候，28335的ADC都能达到近400k，所以可能还是哪里没有弄对

16bit模式是1.1M，12bit是3.5M，你需要看一下ad采样的寄存器配置

找了半天，没有找到，不知道有没有人碰到相似的问题的，给指点一下呗。

可以设定采样窗：

Acquisition window = (ACQPS + 1)∙(System Clock (SYSCLK) cycle time)

更详细的内容参看手册第九章ADC部分：

http://www.ti.com.cn/cn/lit/ug/spruhx5c/spruhx5c.pdf

你现在是采样几个通道，F28377单个ADC单个通道最高主屏是50MHz，12位ADC的最快采样保持时间是75ns，加上转换时间325ns,以及存储到结果寄存器需要两个ADCCLK，差不过要450ns

单路AD，450ns算来采样率还要2M呢，我现在只能达到220k，改变EPwm1Regs.TBPRD的值，可以增加采样率，但是最小设置为0x30，就不能再小了，所以现在不清楚哪里出了问题

还有就是，如果双路AD采样的话，两路分别的采样率会由原来的220k降到160k，按理说每路AD都有自己的S/H（采样保持器），相互之间不会影响采样率啊，为什么会下降呢？

ADCLK为50M，采样窗宽是15个SYSCLK，EPwm1Regs.TBPRD=0x30,除此之外还有什么影响采样率呢

主要就是触发源，采样窗的大小决定

采样窗选的是最小采样窗，16个SYSCLK，那估计就是触发源限制了采样速率，那换一个触发源是不是可以提高采样率呢，比如定时器，是吗？

一样的，EPWM的时基也是一个16位定时器，timer的分辨率会更好，因为他是32位计数器

那如果一路ADC采样，采样率能达到200k，如果两路ADC同时工作，每路的采样率要小于200k，是什么原因呢？两路不都有自己的采样保持器吗？

提高EPWM的时钟，可以提高AD的采样率