如题，电路设计中将GPIO159设置外部SPI接口的EEPROM器件的片选端，由软件手动控制该IO口，读写存储器期间，发现片选端已事先手动拉低到低电平，但逻辑分析仪扫描SPI接口所有信号，发现时间上是先出现的SPI的时钟和数据信号，片选信号居然延迟了一段时间才被实际拉低；不仅如此，在SPI接口数据发送完毕后，代码上是立刻将片选信号再次拉高，结果发现GPIO159在延迟了很长时间后才真正置为了高电平，代码和逻辑分析仪截图如下：
作为对比，在SPI发送数据时，把GPIO0和GPIO159做同样的电平变化，相关代码截图如下：
逻辑分析仪对GPIO0和GPIO159进行扫描，同时扫SPI的时钟信号，截图如下：
如果是SPI或者串口相关代码或者配置有影响，那应该GPIO0的电平翻转时序也要受影响才对呀，况且相关SPI接口的驱动代码，我在别的工程里一直在使用的，没有遇到过此类问题
再进一步测试，关闭串口功能，关闭SPI功能，代码上完全单纯的只让GPIO0和GPIO159两个IO口做电平翻转测试，代码截图如下：
串口和SPI的初始化都关闭了
while循环里面只做两个IO口的电平翻转
逻辑分析仪扫描结果的截图如下：
放大后的细节：
电平由高到低期间，GPIO159比GPIO0延迟大约26us
电平由低到高期间，GPIO159比GPIO0延迟大约130us
