Part Number: TMS320F28035
在数据手册的P90页，提供了DAC稳定时间的图表，需要官方提供一个关于该图表的解读。同时需要了解下该图表是否与DAC数据源为斜坡发生 器的情况下对应。
tms320f28035.pdf
您好，
已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
数据手册“Figure 7-27. DAC Settling Time”定义的是DAC的转换特性，定义了DAC从开始启动输出，和到达目标输出的时间间隔，与斜坡发生器无关。
TMS320F28035: DAC clock and timing - C2000 microcontrollers forum - C2000︎ microcontrollers - TI E2E support forums
将DAC的数据源配置为来自斜坡发生器，修改斜坡发生器的递减值，DAC依然会遵循该图表吗？如果会，具体的关系应该如何理解
斜坡发生器是设置不同的DAC输出电压。
图表中是DAC对应不同输出电压step的设置时间（横坐标 step size）。
我从用户手册中了解到斜坡发生器是以系统周期进行逐周期递减，在保证递减值在运行期间不变，通过该递减频率运行，DAC输出的电压变化周期是否会受到图表中DAC输出不同电压step设置时间的影响？DAC输出的电压变化周期是否会和系统周期一致(已禁用比较器迟滞)？
它们不相关。
根据技术手册“Figure 9-1. Comparator Block Diagram”，Ramp Generator只是改变DAC的输入值，而数据手册“Figure 7-27. DAC Settling Time”定义的是DAC的转换特性。
TMS320F2803x Microcontrollers Technical Reference Manual (Rev. A)
那么从斜坡发生器开始递减，到最终COMPSTS输出到GPIO引脚上这条通路，斜坡发生器的递减周期与DAC输出不同电压step设置时间会影响COMPSTS输出时间的精度吗？我的理解是斜坡发生器与DAC输入相关，DAC输出不同电压step设置时间与输出相关，但是DAC输入频率似乎与DAC输出频率不一致，担心这样会影响其精度。
RAMPSTS是根据SYSCLK频率，每周期减少RAMPDECVAL_ACTIVE，但DAC只使用16-bit RAMPSTS的高10位作为输入。（设计手册9.4 Ramp Generator Input）
因此需要您调整斜坡陡度，以满足 DAC 的限制。
