Part Number: TMS320F28377D
Other Parts Discussed in Thread: TLV62568,
电源架构：
12V → LV2842XLVDDCR → 5V ─┬→ TLV62568DBVR → 3.3V (VDDIO)
└→ TLV62568DBVR → 1.2V (VDD)- DSP：TMS320F28377PTP
- VREGENZ：接 VDDIO（禁用内部 VREG）
目前已累计测试 2 片 TMS320F28377DPTPT，故障现象完全一致。
上电时序（示波器实测）：
| 波形 | 电源轨 | 软启动时间 | 备注 |
|---|---|---|---|
| 图1 | 12V 输入 | 10ms | 外部电源自带 |
| 图2 | 12V→5V (LV2842) | 2.5ms | 正常 |
| 图3(黄) | 5V→3.3V (TLV62568) | <1ms | 正常 |
| 图3(绿) | 5V→1.2V (TLV62568) | <1ms | 被钳位至 2.1V |
- 3.3V 和 1.2V 均由同一型号 TLV62568DBVR 生成，斜坡时间均 <1ms，几乎同步启动
- 系统总功耗：输入 11.6V / 0.105A / 1.22W，未见异常
- DSP 上电后5分钟微微发烫40~50度左右
图1 输入电源12V的波形，缓启动时间10ms
图2 LV2842XLVDDCR芯片，12V转5V波形，缓启动时间2.5ms
图3 TLV62568DBVR,黄色为3.3V,绿色为被钳位到2.1V的（本应该1.2V输出的）波形，缓启动时间都在1ms内
问题演变过程：
- 最初采用 PMOS 缓启动电路（499kΩ×2 分压 + 1μF 电容，≈16.6ms），12V 输入电源自带 25ms 软启动。整体上电偏慢，1.2V 被钳位至 ~2.1V
- 将缓启动电容改为 100nF（≈1.6ms），无效；缓启动波形出现振荡跌落。最终完全移除 PMOS 缓启动、短接供电
- 移除前端缓启动后，3.3V/1.2V 建立时间均缩短至 <1ms，但 1.2V 仍被钳位至 2.1V，后稳定在 2.0V
- 拆除 1.2V 的 TLV62568（U5），仅给板子供 3.3V——1.2V 轨仍被抬至 ~2.0V，说明电压来自 DSP 内部（ESD 二极管从 VDDIO 灌入 VDD）
- 在 1.2V 轨上并联 20Ω 假负载（2.0V ÷ 20Ω ≈ 100mA），1.2V 电压不被拉低——说明灌电流远大于 100mA，ESD 二极管行为已异常
已排除的疑点：
- 1.2V DC-DC 反馈电阻：Rtop=100kΩ / Rbottom=100kΩ，Vref=0.6V，空载输出 1.2V ✓
- VREGENZ 已正确接 VDDIO（禁用内部 VREG）✓
- 电源时序已优化至两轨 <1ms 同步 ✓
- 原理图部分截图见图 4
问题：
- TLV62568 在输出已被 DSP ESD 预偏置至 2.0V 的情况下，是否支持 pre-bias 启动？还是内部检测到 Vout > Vref 后会拒绝启动？
- 仅给 VDDIO 供电时，VDD 被抬升至 2.0V 并灌入超过 100mA（20Ω 假负载无法拉低），是否已足够判定 DSP 内部 VDD-VDDIO 之间发生栅氧击穿？
- F28377 手册中 VDD 和 VDDIO 的轨间压差要求 ≤0.3V，但两路 TLV62568 在 <1ms 内同步——这种 sub-ms 级的微小启动延迟差是否仍可能导致长期的 ESD 结构退化？
