This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我通过采样电阻采集DCDC电路的输出电流,然后经差分电路转换成一定的电压,送进0采样通道。现在是单电流闭环一直闭不上,我想输出电流稳定为6A,可是不论怎么调kp ki参数,输出电流都是从4A左右,大概经过3分钟左右才能稳定到6A。当只有比例部分时,一上电输出电流也是从4A左右,慢慢增加,当然达不到6A。我现在就怀疑是dsp采集的电流信号不准备。我给0采样通道一个固定值,比如1.2V,用公式计算的数字量为1489,但是通过CCS观察窗口看到0结果寄存器里的数字大概为1592左右,有一定的偏差。您感觉这个误差是导致单电流闭环出现上述情况的原因吗?
这个误差太大了,需要检查你的ADC配置查看问题出在哪里。
你是否有参考勘误表将第一个值丢弃?或者你可以配置ADCTRL2寄存器的ADCNONOVERLAP和CLKDIV2EN位都等于1来排查这个问题。
勘误表:ADC: Initial Conversion
你交换两个SOC试试?如果问题跟着SOC走,那就是上面提到的勘误表的内容。
仔细阅读一下勘误表的描述吧,有很多方法可以验证是否由它引起的。寄存器你需要更新ADC的相关头文件就会有了。
是谁告诉你SOC0只能采样ADCINA0,还是你自己想当然这么认为,或者你看到TI的哪个文档是这么说明的?
请仔细看看ADCSOCxCTL寄存器的定义,了解清楚如何配置触发源,采样窗口和采样通道。
勘误表是与芯片数据手册和外设应用手册放在一起的,你在产品主页比如搜索F28035打开的网页的最顶部就可以看到。
您好,我刚知道,数据储存结果寄存器和soc有关系。现在我找到为什么0采样通道数据不准的原因了。我的程序里用了comp2与comp3两个模块分别对输出电流与电压进行过流 过压保护。当我把关于比较器模块的语句屏蔽后,采样就正常了,电流环也闭上了,但当我使用这两个模块后,就会出现我提到的情况,请问为什么会这样呢,比较器模块会影响采样数据?