This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
目前打算让28379D的CLB功能去处理伺服驱动器的增量式编码器和绝对值式编码器功能。对于硬件原理图设计存在疑问?
增量式编码器,我将ABZ信号连接到DSP引脚的GPIO20-EQEP1A,GPIO21-EQEP1B和GPIO23-EQEP1I。
绝对值编码器,需要使用28379D的CLB功能模块,那么,这部分硬件接线应该是怎样的呢,随意配GPIO口就可以吗?还是指定的GPIO口,我在想,是不是每一个普通GPIO口都可以配置为CLB功能,就像FPGA那样。
另外,请问28379D的CLB功能模块,最多可以处理几输入输出功能呢?除了编码器解析,其他部分也想利用一下这个模块
谢谢!