This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的工程师：
您好，当2837S的GPIO作为输入的时候是否需要上拉？作为输出的时候是否需要上拉？做这个决定的依据是什么，当作其它外设的功能口的时候，我发现有些是要禁止上拉的，例如EQEP，这个依据是什么，谢谢！
祝您好心情！
Frank
Lin Gang 说：为什么输出配置成内部不上拉，软件输出1的时候也能输出高电平。
芯片引脚本身是有一个上电初始状态的（datasheet的GPIO表格开始的地方有介绍）。内部上/下拉是弱上/下拉，所以不会影响输出。目的是在芯片启动初期，软件还未运行的时候给一个对应的电平，防止诸如IGBT等因为导通发生损坏。
Lin Gang 说：对于输出来说，输出接不接上拉的区别在于驱动能力的不同。但是接不接上拉都是能正常输出高电平？
对外部上/下拉也是差不多的功能，就是在上电或者复位初期给予GPIO口一个初始电位，这样硬件上处理比软件上设置的跟可靠。跟驱动能力我认为关系不大。由于接的是弱上/下拉，所以都是能正常输出高/低电平的
