TMS320F28069: TI 28069 时钟PLL 设置

1、因为这款芯片的时钟最高只能配置为90MHz

2、你是说量出来的频率是45MHz？这个配置应该出来的是90MHz啊

我没有直接量，我是通过PWM 来衡量的，当采用第一种配置的时候(也就是最高不能超过90M 的配置)，我配置PWM 为UP_DOWN 模式，且PRD寄存器值为9000 （也即100us），也就是一个完整周期为18000 （也就是200us） ，数50000 下才是10秒，而当采用DIVSEL = 0 配置时，数25000下就达到10秒了，也就是18000 对应400us，那么我反推，那就是4500 对应 100us， 这是不是能说明时钟变成45M 了；？

我PWM 的时钟配置都是直接等于SYSCLK ：

EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV1;

EPwm1Regs.TBCTL.bit.CLKDIV = TBDIV1;

其他没问题，主要是你这里提到的

user6049953 说：

数50000 下才是10秒

是怎么“数”的？用什么计数的？

而且你这么计算绕了好多圈子啊，能直接检测一下SYSCLKOUT吗？因为至少从你目前提供的配置来看，SYSCLK都应该是90MHz的

知道了，我应该使用：XtalOscSel(); 而不是Internal 时钟源；

新问题的话还请麻烦重新发帖哈，我们处理起来也方便。