在使用epwm各模块进行同步输出时，将相移设置为0.发现从模块总会滞后两个TBCLK。请问出现这个现象是什么原因以及该现象是否可控。如果我需要实现完全同步是否只要在从模块进行固定的2TBCLK补偿？
另外参考用户手册17.4.3.2
1. Enable ePWM module clocks in the PCLKCRx register 2. Set TBCLKSYNC= 0 3. Configure ePWM modules 4. Set TBCLKSYNC= 1
进行配置后，再仿真时实际发现从模块TBCTR寄存器总是滞后两个TBCLK.
