This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
28335外部总线写FPGA，FPGA应该在写信号的上升沿还是下降沿锁存数据呢？从XINTF文档中图14，下降沿时数据有刚刚有效，怕此时读取数据总线不保险，上升沿后数据持续时间又太短。频率一高容易出问题。
在XWE信号下降沿之后的XCLKOUT的边沿采样。
XWE下降沿之后最多1nS,DATA数据将有效。
请参考28335的DATASHEET的Electrical Specifications章节，里面有更详细的时序说明。
