使用HDK的板载SDRAM，使用HALGEN生成代码，发现在80MHZ的CLK下数据出错，53.3MHZ没有问题，SDRAM是支持133MHZ的，查阅资料发现3137的EMIF的CLK最高时15ns，也就是66.67MHZ，像这种是HALGEN设计的不够细致（EMIF的CLK可以设置到80MHZ），确实3137只能到53.3MHZ，还是我在使用SDRAM中有问题
还有就是3137中ref中说ADC采样用RTI的compare0中断做触发时，即使不做中断处理，只要设置了中断使能，中断就能触发ADC采样，但是实际情况是，假如不对compare0的中断标志清零，就不能再次触发ADC采样，不得已改用HET作为触发源，HET还是比较好用的。不知道是不是我又用错了，还是理解错了
