• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 16 订户
  • 视图 1541 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

FR系列时钟配置疑问

你的龙猫
Intellectual 490 points


使用FR5989 ，时钟如下配置：

    WDTCTL = WDTPW + WDTHOLD; //close the watchdog of the mcu      

    CSCTL0 = CSKEY;                   //password // Unlock CS registers
    CSCTL1 = DCOFSEL0 + DCOFSEL1;                      // Set DCO to 8MHz
    CSCTL2 = SELA__LFXTCLK | SELS__DCOCLK | SELM__DCOCLK;// MCLK=DCO; SMCLK=DCO  
    //CSCTL2 = SELA__LFXTCLK | SELS__MODCLK | SELM__MODCLK;// MCLK=DCO; SMCLK=DCO  
    CSCTL3 = DIVA__1 | DIVM__1 | DIVS__1;             // Divide DCO/1; MCLK = 8MHZ
    CSCTL0_H = 0;                           // Lock CS registers  
    
    PM5CTL0 &= ~LOCKLPM5;  //unlock IO

下图为IO模拟的时序，非常之慢。。不知道时钟出了什么问题

  • 0
    TI__Expert 4575 points

    你模拟的什么？想把时钟分别配成什么样？

    参考下我们例程啊 MCLK SMCLK都是8M DCO， ACLK 是VLO是这么配。你要是跑16MHz那需要先配置等待周期

    // Disable the GPIO power-on default high-impedance mode to activate
    // previously configured port settings
    PM5CTL0 &= ~LOCKLPM5;

    // Clock System Setup
    CSCTL0_H = CSKEY >> 8; // Unlock CS registers
    CSCTL1 = DCOFSEL_6; // Set DCO to 8MHz
    CSCTL2 = SELA__VLOCLK | SELS__DCOCLK | SELM__DCOCLK; // Set SMCLK = MCLK = DCO
    // ACLK = VLOCLK
    CSCTL3 = DIVA__1 | DIVS__1 | DIVM__1; // Set all dividers to 1
    CSCTL0_H = 0; // Lock CS registers

  • 0 回复 Jacky Xu
    Intellectual 490 points

    我是IO模拟的SPI时序，从示波器看时序，太慢了

    时钟就是DCO 8MHZ

    按照你的方法配置了，还是一样慢，不知道哪里出问题了，前几天还正常的，最近不知道改了什么东西，成这样了

  • 0 回复 你的龙猫
    Guru 67475 points

    可能dco配置出问题了，方便把完整的程序上传一下吗？

    或者你把MCLK、SMCLK通过io输出，观察一下是不是真是8MHz