F5510系统时钟问题

MCLK和SMCLK 只能使用内部的DCO=12MH，是怎么产生的？FLL用了没有？频率参考时钟源是哪个？

建议您参考5529开发板中时钟信号的配置。

USB的时钟是通过外部时钟进行倍频的，当芯片包括XT2,那么会将XT2作为USB时钟的参考时钟源。CLKref>1.5MHz. 而SMCLK是来源于DCO, FLL也可以以XT1为参考时钟源。所以DCO的精度也很高。不存在系统不稳定的问题。

我利用的就是USB开发包里面的系统时钟设置，配置如下。

#ifndef _USB_

static U8 Init_Clock(void)

{

         P5SEL |= BIT2+BIT3;                       // Port select XT2

         P5SEL |= BIT4+BIT5;                       // Port select XT1

         UCSCTL6 &= ~(XT2OFF+XT1OFF);                       // Set XT2 XT1 On

#if defined ( _XTAL_32M)

         UCSCTL6 |= XCAP_3;                         // Internal load cap

         UCSCTL5 |= 0x0011;                         //SMCL=MCLK=16Mhz

#elif defined (_XTAL_16M)

         //UCSCTL6 |= XCAP_3;

         UCSCTL5 |= 0x0000;                       //16/1=16Mhz

#elif defined (_XTAL_12M)

         //UCSCTL6 |= XCAP_3;

  UCSCTL5 |= 0x0000; //SMCL=MCLK=12Mhz

#endif

         do{

           UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);                               // Clear XT2,XT1,DCO fault flags

           SFRIFG1 &= ~OFIFG;                             // Clear fault flags

         }while (SFRIFG1&OFIFG);                         // Test oscillator fault flag

#if defined(_XTAL_32M)

UCSCTL6 |= XT2DRIVE_3;                               // Decrease XT2 Drive according to,16~24 expected frequency  

#elif defined(_XTAL_16M)

UCSCTL6 |= XT2DRIVE_2;                               // Decrease XT2 Drive according to,16~24 expected frequency  

#elif defined (_XTAL_12M)

UCSCTL6 |= XT2DRIVE0;                               // Decrease XT2 Drive according to,16~8 expected frequency  

#endif

UCSCTL4 |= SELA__XT1CLK + SELS_5 + SELM_5;       // ACLK=XT1 SMCLK = MCLK = XT2

       return 0;

}

#else

static U8 Init_Clock(void)

{

   //Initialization of clock module

   //PIN Select

   P5SEL |= BIT2+BIT3;                       // Port select XT2

   P5SEL |= BIT4+BIT5;                       // Port select XT1

   //Open XT1

   UCSCTL6 &= ~(XT1OFF);

   do{

     UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);       // Clear XT2,XT1,DCO fault flags

      SFRIFG1 &= ~OFIFG;                             // Clear fault flags

   }while (SFRIFG1&OFIFG);                         // Test oscillator fault flag

   //use REFO for FLL and ACLK

   UCSCTL3 = (UCSCTL3 & ~(SELREF_7)) | (SELREF__REFOCLK); //

   UCSCTL4 = (UCSCTL4 & ~(SELA_7)) | (SELA__XT1CLK); //ACLK driven by XT1

   //MCLK will be driven by the FLL (not by XT2), referenced to the REFO

   Init_FLL_Settle(USB_MCLK_FREQ / 1000, USB_MCLK_FREQ / 32768);   //Start the FLL, at the freq indicated by the config

   //constant USB_MCLK_FREQ

   XT2_Start(XT2DRIVE_0);                                           //Start the "USB crystal"

   return 0;

}

#endif

我把ACLK、MCLK还有SMCLK 通过PIN映射出来，用示波器测试发现MCLK和SMCLK极其不稳定，如11.5MHZ、12.6MHz摆动。并且测试出SMCLK的幅度只有50mv。系统很多时钟源都来源于SMCLK，所以如Timer和ADC都相继出现问题。