msp430计数器从外部输入，能够允许最大频率是多少？

呵呵，那相当于超频那，不是很好，工作不稳定，另外，可以想象，单片机的最高工作频率25M那最小时间就是这个时钟的倒数，你再高的频率，单片机都处理不过来了，怎么行呢？所以说，测量的频率上限是和主频由直接关系的。

timer用来计频的最高频率由timer的位数决定，msp430的timer是16位的，计频计满为最大频率。

一般计频都是设定一个时间间隔ms级来获取timer的counter值；所以计频的精度受时间间隔影响，也就是主频，使用外部晶振和内部晶振，高主频或者低主频，对计频精度都有影响。

感谢大家的回复

这个确实应该查询数据手册，下面是F5529：

timer的最大输入频率与该单片机的最大系统时钟相等。不过好像与单片机当时的F_system没有关系（图中，对比下面的USCI的描述可见）。至于系统时钟与采集精度的关系，感谢大家的提醒。中断的相应时间确实与当时系统的时钟有很大的关系。当然，65535次的timer_count才产生一次中断，只要不采用非常低的系统时钟，一般是可以处理过来的。

wszqq朋友说的正确，确实应该采用捕获，避免中断相应延时现象的发生。

现在看来是这样：timer使用较高（遵循手册上的限制）、较准确的外部时钟信号，系统时钟不是特别低的时候，不用太在意当时的系统时钟的快慢。尽量使用捕获方式，而不是其他途径来实现频率测定。

用主频输入去捕获主频的频率，我不认为可以做到准确，C语言更难做到准确，这事CPU的工作特性决定了的，理论随可以输入同样高的频率，但不见得能捕获到。还要看处理速度。就像51单片，输入12M的频率，但是处理能力只有1M，测频率，主频还是要好好考虑的。

Shi JianHua，您好，谢谢您，不过我倒是这样理解的：

===============================================

msp430的timer捕获不是基于硬件的吗？也就是说，使用捕获功能的时候，当捕获引脚的电平边沿到来的时候，硬件会立即锁存timer的数值到捕获寄存器中，然后置位中断标志。锁存过程与当时的系统主频、当时程序运行到哪里没有任何关系，等到系统主程序响应到这个中断后，只需要读取捕获寄存器中的那个数值就行了。

也就是说应当适当提高timer输入源的频率与精确程度，而与系统主频没有太大关系的吧（只需要在第二个捕获到来之前，处理完第一个捕获中断即可）？

我可以使用timer输入时钟（在TACLK引脚上提供cmos电平的方波）25M，去捕获一个10K左右的被测信号（CCIA1捕获引脚）。而使用1M的主频去运行程序。这样应该是没有问题的吧。

===============================================

我这样理解对吗？您看一下。

差不多就是这个意思。如果要捕获的信号频率快的话，频繁进入捕获中断，主频低的话影响系统运行。timer时钟太高的话，要充分考虑计数器溢出情况

wszqq，您好，是的，您说的对，timer时钟太高确实会造成timer溢出。

过去我还曾遇到中断冲突的问题。不过过去不是采用捕获的方式。现在采用捕获的方式，仍然会出现这样的情况：

为了提高采样的精度，经常是捕获N个沿信号，比如100个，计算被测信号100个周期的总时间。这样timer计数器肯定会发生多次溢出的情况，采用“continue”模式，timer溢出中断记录timer溢出中断的次数M。这样100个被测信号周期内的timer为：（65536-第一次捕获值） + （M - 1） *65536 + 最后一次捕获值。

会出现这样的情况：如果捕获完成后，置位捕获中断，但是在响应这个捕获中断之前，timer中断也到来了，理论上两个中断同时置位的话，先响应优先级高的中断，这也是值得考虑的问题。

wszqq 说：

差不多就是这个意思。如果要捕获的信号频率快的话，频繁进入捕获中断，主频低的话影响系统运行。timer时钟太高的话，要充分考虑计数器溢出情况

定时器溢出不要紧，开溢出中断进行计数就可以的。

另外你提到的2个中断同时出现的情况概率非常低的。要想在处理某一中断的同时，再按照优先级响应后来中断，在430中就得用中断嵌套，但是430的中断嵌套个人感觉不是非常好用，呵呵。中断嵌套具体涉及的情况，由于有段时间不用了，记得不是非常清楚。