P1DIR &=~BIT2;
P1SEL |=BIT2;
TA0CCTL1 |= CAP + CM_1 + CCIE + SCS + CCIS_0;
TA0CTL |= TAIE+TASSEL_2 + MC_2 + TACLR;
__bis_SR_register(GIE);
上面的代码是我写的捕获输入初始化程序，我时钟初始化为 16777215 HZ，而定时器溢出频率达到了 127750 HZ
这里定时器溢出频率理论上不应该是 16777215 /65535=256HZ 吗？
P1DIR &=~BIT2;
P1SEL |=BIT2;
TA0CCTL1 |= CAP + CM_1 + CCIE + SCS + CCIS_0;
TA0CTL |= TAIE+TASSEL_2 + MC_2 + TACLR;
__bis_SR_register(GIE);
上面的代码是我写的捕获输入初始化程序，我时钟初始化为 16777215 HZ，而定时器溢出频率达到了 127750 HZ
这里定时器溢出频率理论上不应该是 16777215 /65535=256HZ 吗？
