MSP430F5529时钟设置

ZhaoF

目的：将ACLK、MCLK配置为XT132.768KHZ。

但是：实际测量MCLK为876KHZ左右，ACLK虽然是32.768KHZ，但我感觉还是内部的REFO。

请问是不是我的设置有什么问题啊

#include <msp430.h>
void main(void)
{

   P5SEL |= BIT4|BIT5; //将IO配置为XT1功能,电路板上晶振接于这两脚
   UCSCTL6 |= XCAP_3; //配置电容为12pF
   UCSCTL6 &= ~XT1OFF; //使能XT1

while(SFRIFG1 & OFIFG) //如果有时钟错误
{
UCSCTL7 &=~(XT2OFFG+DCOFFG+XT1LFOFFG);//清除3种时钟错误标志
SFRIFG1&=~(OFIFG);//清除时钟错误标志位
}
UCSCTL4&=(UCSCTL4&(~(SELA_7|SELM_7)))|SELS_0|SELM__XT1CLK|SELA_0;//将ACLK和MCLK时钟源配置为XT1
}

12 年多前

0 Ling Zhu2 12 年多前

TI__Genius 17346 points

你好，如下程序供参考，ACLK = SMCLK = MCLK =XT1 =32768

int main(void)
{
WDTCTL = WDTPW + WDTHOLD; // Stop watchdog timer

P5SEL |= BIT4+BIT5; // Select XT1

UCSCTL6 &= ~(XT1OFF); // XT1 On
UCSCTL6 |= XCAP_3; // Internal load cap
UCSCTL3 = 0; // FLL Reference Clock = XT1

// Loop until XT1,XT2 & DCO stabilizes - In this case loop until XT1 and DCo settle
do
{
UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);
// Clear XT2,XT1,DCO fault flags
SFRIFG1 &= ~OFIFG; // Clear fault flags
}while (SFRIFG1&OFIFG); // Test oscillator fault flag

UCSCTL6 &= ~(XT1DRIVE_3); // Xtal is now stable, reduce drive strength

UCSCTL4 = SELA_0 + SELS_0 + SELM_0; // SMCLK = MCLK = ACLK = LFTX1

}

注意划红线的语句，要用等号赋值。因为默认 SELS 和SELM的值是不为0的，所以用或赋值的话会出错。

MSP 低功耗微控制器

MSP 低功耗微控制器论坛

MSP430F5529时钟设置