This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在技术手册上没有找到关于时钟频率的要求，只是说道又一个5M的时钟，不知道最大可以达到几M
楼主你好！
clk并不关键，ADC模块自带一个时钟发生器。我想楼主关心的应该是采样率。采样率最高为200ksps。
不太明白。采样率是由什么决定的，ADC选择时钟源和分频又又什么作用？
1、ADC的时钟是给ADC的数字部分逻辑电路使用的，包括控制采样保持时间等。
2、采样率是我们最后获得数据的数据率，是通过SHI信号配合计时器产生的。
楼主可以先看下 msp430F5 F6的 user guide，然后再继续提问。
你好！
1.采样率是由什么决定的？
采样率是由采样保持时间和转换时间决定的，可根据输入信号的带宽和需要滤除的噪声带宽选择一个合理的ADC采样保持时间，转换时间主要和ADC的时钟源频率有关。
2.ADC选择时钟源和分频又又什么作用？
ADC的时钟源决定了转换的时间长度和采样保持的计算（均是按照多少个clk设置的），分频器可将ACLK,SMCLK或者MODOSC的频率分频至你所需要的频率上。
