请教各位,我对DCO和pll倍频没看懂,目前我一直用ucos公司的代码,现成的1 4 8 16 20 25(M),但是音频外围器件对频率要求严格,所以要根据需要输出多种频率,比如11289534HZ,越接近越好。
我想要一个公式: 把pll输出频率Fout 代入公式,就能得出最接近的各个寄存器配置,请问可行吗?
谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请教各位,我对DCO和pll倍频没看懂,目前我一直用ucos公司的代码,现成的1 4 8 16 20 25(M),但是音频外围器件对频率要求严格,所以要根据需要输出多种频率,比如11289534HZ,越接近越好。
我想要一个公式: 把pll输出频率Fout 代入公式,就能得出最接近的各个寄存器配置,请问可行吗?
谢谢!
F5418时钟模块部分有FLL,不是PLL.
计算公式datasheet上有介绍
总体上FLL就是使参考频率与反馈输入频率要相等
然后利用这个关系,经过分频系数可以计算出FLL的输出频率
问题是阅读能力有限,没有完全看懂,现在照葫芦画瓢也能输出差不多的频率,但是做不大非常精确,我想要的是一系列的步骤,能较精确的计算出来