能不能提供Timer_A内部原理框图里的EQU0,EQUx以及OUTx相关的时序图？

你好！

可以参考下P27：

www.ti.com/.../slap113.pdf

你好！

你提到的Timer in  Up Mode ，Output Mode 7: Reset/Set ，可以实现0% 和 100%占空比。

以25Mhz SMCLK 时钟源为例：

通过TAxCCR0设置周期，当TAxCCR0 = 250，输出PWM wave周期为100khz。

配置TAxCCTL1，使TAxCCR1比较结果通过IO输出。

TAxCCR1 = 0    时， 输出占空比为0%；

TAxCCR1 = 251时，输出占空比为100%。

你好！

你手上有没有开发板，可以按照下面步骤做一下实验：

void main (void)

{

    WDTCTL = WDTPW + WDTHOLD;                 // Stop WDT

    设置对应IO输出;  

    TAxCCR0 = 250;                                           // Set Period  

    TAxCCTL1 = OUTMOD_7;                             // Output Mode 7: Reset/Set

    TAxCCR1 = 0;                                              // Set duty cycle, 0 for 0%, 251 for 100%

    TAxCTL = TASSEL__SMCLK + MC_1;          //  SMCLK, up mode

}