This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
int main(void)
{
WDTCTL = WDTPW + WDTHOLD; // Stop WDT
UCSCTL6&=~XT2OFF;
UCSCTL6|=XT2DRIVE_3;
UCSCTL4|=SELM_5+SELS_5+SELA_5;
P3DIR |= BIT1; // P3.1 output
P3SEL |= BIT1; // P3.1 option select
TA1CCTL0 = OUTMOD_4; // CCR0 toggle mode
TA1CCR0 = 2;
TA1CTL = TASSEL_2 + MC_1 + TACLR;}
不是的,这里TA的时钟我选择sclk,sclk的时钟源我选的是XT2,然后我用定时器增计数模式下比较输出,输出模式是取反,是不是相当于对XT2进行4分频输出?我下面的程序应该是对的吧?比如我XT2外接30MHz,这里P3.1是不是应该输出7.5MHz?
楼主你好,建议你先了解一下msp430的时钟系统,不然我也没法给你解释了~~~
MSP430时钟:
1、在MSP430单片机中一共有三个或四个时钟源:
(1)LFXT1CLK,为低速/高速晶振源,通常接32.768kHz,也可以接(400kHz~16Mhz);
(2)XT2CLK,可选高频振荡器,外接标准高速晶振,通常是接8Mhz,也可以接(400kHz~16Mhz);
(3)DCOCLK,数控振荡器,为内部晶振,由RC震荡回路构成;
(4)VLOCLK,内部低频振荡器,12kHz标准振荡器。
2、在MSP430单片机内部一共有三个时钟系统:
(1)ACLK,Auxiliary Clock,辅助时钟,通常由LFXT1CLK或VLOCLK作为时钟源,可以通过软件控制更改时钟的分频系数;
(2)MCLK,Master Clock,系统主时钟单元,为系统内核提供时钟,它可以通过软件从四个时钟源选择;
(3)SMCLK,Sub-Main Clock,系统子时钟,也是可以由软件选择时钟源。
XT2CLK: Optional high-frequency oscillator that can be used with standard crystals, resonators, or
external clock sources in the 4 MHz to 32 MHz range. XT2CLK can be used as a clock reference into
the FLL.用户手册上说可以接4~32M的呀?程序上配置XT2作为sclk,哪里有问题呀?