This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
意思就是外设下拉的时候，在cc3200的IO口上面依旧是高电平是怎么回事？ 是IO的问题吗？ 感谢
你是不是设置的输出高电平，然后中间通过一个电阻接地的？那么这样的话，当然IO上面会是低电平，如果设置位输出为0或者，输入模式，当然就会检测到端口是低电平了。IO没问题
谢谢你能回答，本以为要石沉大海呢。 外设是上拉的，当我输出高电平延时一段时间想等待外设的拉低应答信号，但是引脚一直是高电平。
恩 谢谢你的耐心解答 感谢
您好，CC3200 GPIO引脚高电平才有1.7V左右，需要高电平5V怎么办？谢谢
你这个PIN是哪个PIN脚，外面还有外围电路么，不应该才1.7V啊。而且系统就是3.3V，到5V必须板子上有5V的才行
抱歉是1.9V，没有外围电路测了几个GPIO都是1.9左右，CC3200板子上存在5V的GPIO引脚吗？
我也测过cc3200的GPIO引脚 高电平是3.3V，听大佬解释好像是当供电电压为5V时，在3200里面有个稳压芯片使引脚高电平为3.3V
我也想知道cc3200有没有哪个引脚的高电平是5V的？不知你找到没？顺便请教下工作人员
没有呢，我板子GPIO才不到2V
