AM2634-Q1: IPC 多核间通信，不能触发中断，需要协助分析一下。

?? ?

Part Number: AM2634-Q1

你好：

我们这边在调试 am263x ipc_notify功能时候出现以下问题，想请教一下怎么去解决：

问题描述：

1、在操作到第二步时候，看到核0的IPC寄存器READ_REQ对应的位被置1，但核0并没有进入中断；（补充：使用函数 vimTriggerSoftInt 测试过中断配置，可以触发进入，即中断配置是对的）

2、在进入中断后，需要清理中断标志位，具体是清哪一个寄存器？

参考SDK的例程，清标志位是清 write done

但实际上，被置位的是 read req ?

具体代码：

中断配置：

Vim_IntCfg intCfg;
intCfg.map = VIM_INTTYPE_IRQ;
intCfg.type = VIM_INTTRIGTYPE_LEVEL;
intCfg.intNum = MSS_CR5A_MBOX_RD_REQ;
intCfg.handler = IPC_CoreReqHandle;
intCfg.priority = VIM_PRIORITY_3;
vimRegisterInterrupt(&intCfg);
vimEnableInterrupt(MSS_CR5A_MBOX_RD_REQ);

intCfg.map = VIM_INTTYPE_IRQ;
intCfg.type = VIM_INTTRIGTYPE_PULSE;
intCfg.intNum = MSS_CR5A_MBOX_RD_ACK;
intCfg.handler = IPC_CoreReqHandle;
intCfg.priority = VIM_PRIORITY_3;
vimRegisterInterrupt(&intCfg);
vimEnableInterrupt(MSS_CR5A_MBOX_RD_ACK);

触发代码：（省略了写共享内存部分，本函数是写完共享内存后通知目标核读取数据）

void IPC_NotifyCoreWriteDown( uint32_t TarCore)
{
uint32_t mailboxBaseAddr, intrBitPos;
IpcNotify_SwQueue *swQ;
IPC_GetNotifyMailboxAddr(&TarCore, &mailboxBaseAddr, &intrBitPos, &swQ);

volatile uint32_t *addr = (uint32_t *)mailboxBaseAddr;
*addr = (1<<intrBitPos);
}

1 年多前