This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
现在的总线，像SCi， SPI， I2C都有自己的时钟 ，还有一个时钟极性，就是***CLK polarity selection的问题，问什么有这个时钟极性的选择呢，一个方向不就行了，还搞那么麻烦。什么情况下时钟极性能体现出优势呢？欢迎大家拍砖。
以I2C来说，我估计是因为不同的I2C器件的时钟与数据脉冲的同步关系不一定都一样，TI可能就是考虑到通用性、灵活性，所以设计成可选择的，比如EEPROM和NXP的RC522的I2C时序就不完全一样。当然，如果统一起来最好了，这个TI左右不了吧，呵呵。
