SysCtlClockSet(SYSCTL_SYSDIV_2_5 | SYSCTL_USE_PLL |SYSCTL_XTAL_16MHZ | SYSCTL_OSC_MAIN);
调用这个库函数设置时钟频率应该是先pll倍频到400M，然后接固定2分频，再接2.5分频，设置为80MHZ没错，
但是我把分频系数设为2，理论上可以超频到100MHZ，但实际测出来时钟频率只有66.7MHZ了
把分频系数设为1，理论上可以超频到200MHZ，实际频率就更低了，请问这是什么原因，该怎么才能超频。
还有一个问题就是SYSCTL_XTAL_16MHZ 设置外部晶振频率，理论上启用倍频器的话外部晶振频率就不起作用，但我试着去改变这个外部晶振频率，然后外接DAC的采样频率会受到影响。外部晶振频率设为10MHZ时采样频率最高。
