各位专家好，我在使用Beckhoff SCC Demo时，采用FreeRTOS任务，模拟PDI和Syn0中断，视乎可以实现EtherCAT的DC功能，但感觉DC功能并不真实，1C32/1C33.20的Sync Error，有错误，且DC同步抖动非常大，基本都大于500us。
然后我换成真实的PDI和Syn0中断，发现，在DC同步模式下，PDI中断可以连续出现，而Syn0中断，只出现了一次，就没有再出现了，请问这是怎么回事，如何才能让Syn0中断，连续出现？
另外，在使用DC功能时，我连续监视EtherCAT的0x0910的DC系统时钟，发现此时钟，在刚开始，可以和TwinCAT的PC时钟一致，但在运行10分钟后，会比PC时钟，快20秒左右，时间越长，快的越多，请问这是怎么回事？谢谢。
PRUICSS_waitEvent((PRUICSS_Handle)arg, evtOutNum);这个函数获取的事件信号，也是虚假的，直接返回一个成功信号，跟Syn0中断，毫无关系
您好，我们的工程师使用如下配置进行了测试，并没有发现任何问题。您指的真实的sync 0 interrupt是什么？
1. Followed the steps mentioned here: AM243x MCU+ SDK: EtherCAT SubDevice Setup with TwinCAT (ti.com)
2. Enabled sync 0 and Sync 1
3. We could see sync0 ISR hitting everytime and sync pulse is also being generated (SYNC0 and SYNC1)
You see the results below:
这个芯片把人快搞疯了，参考步骤有问题，bspInitParams->enhancedlink_enable to TIESC_MDIO_RX_LINK_DISABLE，这个要这样才行：bspInitParams->enhancedlink_enable to TIESC_MDIO_RX_LINK_ENABLE.
另外，我在OSPI引导模式下测试，每次测试后退出，再按正常调试就进不去了，必须要重新烧写bootloader才行。最后使用load_dmsc.js方式，进去发现OSPI-Flash的0x60000000位置，全变成了"E"，请问是什么原因？？？
MAIN_Cortex_R5_0_0: GEL Output: CPU reset (soft reset) has been issued through GEL.
MAIN_Cortex_R5_0_0: Trouble Writing Memory Block at 0x0 on Page 0 of Length 0x40: (Error -1065 @ 0x40) Unable to access device memory. Verify that the memory address is in valid memory. If error persists, confirm configuration, power-cycle board, and/or try more reliable JTAG settings (e.g. lower TCLK). (Emulation package 9.10.0.00080)
MAIN_Cortex_R5_0_0: File Loader: Verification failed: Target failed to write 0x00000000
MAIN_Cortex_R5_0_0: GEL: File: ****.out: Load failed.
正常的情况应该是有Boot数据的，应是这个样子：
补充：这个现象，是对于AM243-LP E2板子，使用XAM2434ASFGG才有。
