This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
DRV8844这颗芯片的EN脚初始状态是GND，在芯片上电的瞬间所有OUT脚会被拉到GND，过40us左右，然后才恢复高阻，这样是正常的吗
您好，
OUT脚被拉到GND，即输出低电平，这是芯片内部逻辑复位和初始化的一部分，属于正常现象。
上电后OUT脚恢复高阻态，这是芯片内部电路完成初始化后的表现，也是正常的。
不只是上电会拉到GND，断电前EN脚是GND，断电的瞬间OUT脚也会被拉到GND，这也是正常吗
有没有办法解决这个上电OUT脚被拉低的问题，我现在需要上电OUT脚就是高阻态，因为在我的实际应用中有上下电的需求，在我上下电时OUT脚连接的LED灯会误导通，造成我们客户的误判
有条件的话可以购入DRV8844EVM进行对比测试。
如果EVM没有这个问题，那很可能就是客户设计存在问题。可以对比一下EVM的电路设计。下面是详细的设计文件
www.ti.com/.../slvc592
不清楚是否由VUVLO引起，当VM的电压小于VUVLO时，所有的输出通道均被拉到地
有这个可能。最好保证VM电压稳定。
