UC2842A: 模拟恒流源电感电流闭环电路原理

Part Number: UC2842A
Other Parts Discussed in Thread: UC2842

请教下工程师,这个电路是模拟恒流源电感电流采样反馈的闭环电路,恒流源功率拓扑采用同步BUCK,目前存在电流精度与SW节点震荡问题,请问下电路存在哪些问题?PWM芯片使用的UC2842,输出互补PWM,电感电流采用B82801B0205A100输出IP+、IP-信号,关键之处在于:1.电感电流信号到CS端的调理电路?;2.输出互补PWM电路与采样电路有RC耦合?

参考波形:1.紫色波形为半桥上管驱动VGS

                  1.黄色波形为半桥下管驱动VGS

                  1.蓝色波形为输出电流波形

                   1.绿色波形为半桥开关节点SW波形

  • 已经收到了您的案例,调查需要些时间,感谢您的耐心等待。

  • 您好,

         您能否分享其余电路(半桥)的原理图?请突出显示您正在探测的节点。

         您分享的波形缩放至50纳秒/格。您能否也分享一个缩小的波形?这样就更容易判断了。

  • 好的,半桥拓扑为硬开关,两个半桥交错;图1: 图2:

    图1为功率板PCB,铝基板;图2为波形图,紫色波形为上管驱动,黄色波形为下管驱动,绿色为SW开关节点波形,在死区时间内有明显的震荡尖峰;目前已采取措施,增加母线吸收电容,加入RC吸收,GS间并联电容,未能解决;以参考官网应用笔记——ZHCAA52;

  • 好的,半桥拓扑为硬开关,两个半桥交错;图1: 图2:

    图1为功率板PCB,铝基板;图2为波形图,紫色波形为上管驱动,黄色波形为下管驱动,绿色为SW开关节点波形,在死区时间内有明显的震荡尖峰;目前已采取措施,增加母线吸收电容,加入RC吸收,GS间并联电容,未能解决;以参考官网应用笔记——ZHCAA52;

  • 您好,

        当SW电压上升时,由于低端MOS管的Cdg耦合电流流经门极串联阻抗,预计会看到门极电压略微上升。

        但你的低端门极波形看起来非常嘈杂,请检查探针本身和探测技术。尝试使用尖端和护套方法来探测门极脉冲。请确保低端门极的迹线短而宽,并布置在接地平面上。

        PCB图像不清晰,所以我无法判断。尝试调整门极串联电阻(RG)。

       我还找到另一份文档请参考——Controlling switch-node ringing in synchronous buck converters

  • PCB探测点通过焊接飞线,双绞处理后接入的示波器探头,个人认为和探头本身关系不大;已尝试调整增大高侧RG电阻,但效果不明显;且带来了较长的上升时间,因为MOS驱动芯片内阻和MOS内部栅极电阻的影响,增大栅极电阻会延缓开通时间,且抑制EMI效果不大;是否需要提供功率拓扑原理图?

  • 由于驱动波形的震荡尖峰,同步BUCK经常容易误导通,进而电源直通MOS炸掉;目前怀疑是在300K的开关频率下,MOS开关速度太快,RLC震荡,进而通过寄生电容耦合到驱动波形上