This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
通过fpga对tlc5954芯片做驱动，使用的时钟是5M。fpga与驱动板通过四个引脚连接，sclk,sin,lat,blank；其中blank始终拉低，现在fpga bit流下载后做驱动，根据协议把信号灌进去后，发现只有sout信号有输出，输出与sin输入一致，其余48个引脚均未拉高。有无大佬指导下问题在哪。
您好，
已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
图中第一个信号为sclk，第二个信号为sin，第三个信号为latch
我们不是FPGA专家，只能基于TLC5954时序进行支持，请重新确认下面信息：
TLC5954初始上电后， ON OR OFF CONTROL DATA 默认为0;根据Table 6 MC默认000b; PSMODE 11b（always in Power-save mode）.
如果您想使用Power-Save Mode，请将 PSMODE设置为01b 10b （FC数据写入)
根据数据手册 Figure24，一次完整的写入，需要49个SCLK时钟。
SCLK上升沿获取SIN数据，第一个SCLK上升沿时，SIN为低用于指示输出数据，由 LAT上升沿锁存到OUTXn。
TLC5954 48-Channel, Constant-Current LED Driver with Global Brightness Control, LED Open-Short Detection, and Power-Save Mode datasheet
感谢您的回复
是的，根据我给的信号时序图可以看到，我给出了49个SCLK周期。且第一个SCLK上升沿时，SIN为低。
SOUT有对应输出，但是OUTRGB48个均无输出。
我给的另一条SIN输入为49’h1_9600_0000_0000。
如前面回复，芯片的工作模式您切换了吗？
你好Alice，我的另一条sin输入为49’h1_9600_0000_0000，这样根据协议是可以把psmode关闭的吧
请问blank一直为低，会对芯片输出产生影响么
li lao 说：我的另一条sin输入为49’h1_9600_0000_0000，这样根据协议是可以把psmode关闭的吧
可以（数据手册 Table 6. MC, BC, and FC Data Latch and Write Command Bit Description）
li lao 说：请问blank一直为低，会对芯片输出产生影响么
如果您没使用 SID: LOD/LSD 功能，可以一直为低。
谢谢你Alice！
