TPS7B63-Q1: VOUT giltch

您好，

下方整改建议供您参考。

1.优化输出电容（COUT）

若当前使用电解/钽电容或 ESR 偏大，改用低 ESR 陶瓷电容（如 10μF～22μF X7R/X5R），并适当增大容值（在数据表允许范围内），可显著加快环路响应、降低过冲幅度。详情参见数据表 7.2.2.2 节。

2. 优化输入电容与输入端缓冲

若输入侧电容不足，VIN 阶跃时的能量会更直接地传递到 LDO 输入端，加剧输出过冲。建议核实/补足该配置。

• 输入端 10μF ~ 22μF 电容 + 0.1μF 陶瓷旁路电容并联，耐压需高于最大输入电压，详情参见数据表 7.2.2.1 节。

3.PCB 布局检查

• COUT、CIN 应尽量靠近 IN/OUT 与 GND 引脚放置，缩短走线，降低寄生电感（寄生电感会加剧电压尖峰）
• 确保 GND 回流路径低阻抗、面积充分（PowerPAD 需良好焊接散热/接地）