This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
下图是4串2并电芯放电时更新的内阻：
下图是4S4P电芯放电时更新的内阻：
为什么4S4P的比4S2P的内阻还要大，是正常的吗？
理论上并联阻抗是减小的，
但是实际上要考虑并联线的引入的接触阻抗和线阻。
阻抗更新之后测SOC准确度如何？
