TI技术支持您好,
如附件原理图所以,小弟用LM25119做了一款电源,输出是12V&30A,主芯片的UVLO引脚用一个三极管控制芯片的on/off,目前关机信号及UVLO的 情况如附件图2所示,三极管基极加一0.7V的信号,UVLO脚可以拉低到0V,持续时间是300ms。现在的问题是,这个300ms的时间无法关掉LM25119的输出。 请问一下,当UVLO拉低后,LM25119需要延时多长时间才会关闭输出?有没有办法调整这个延时的时间,或是其它的方式控制lm25119的输出? 谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
TI技术支持您好,
如附件原理图所以,小弟用LM25119做了一款电源,输出是12V&30A,主芯片的UVLO引脚用一个三极管控制芯片的on/off,目前关机信号及UVLO的 情况如附件图2所示,三极管基极加一0.7V的信号,UVLO脚可以拉低到0V,持续时间是300ms。现在的问题是,这个300ms的时间无法关掉LM25119的输出。 请问一下,当UVLO拉低后,LM25119需要延时多长时间才会关闭输出?有没有办法调整这个延时的时间,或是其它的方式控制lm25119的输出? 谢谢!
Hi
If VCCDIS > 1.25 V, the internal VCC regulators are disabled. 驱动电压关掉了, MOS不启动,输出自然关断。
如果不方便该,在你现有的电路基础上将SS脚电容尽量减小一些,例如1nF以内,如果还不满足,继续减小,直到直接悬空。但是你此时需要评估没有软起动,过大的浪涌电流有没有问题。