TPS40303 引脚内部功能

Hi，

可以参考手册中的Functional Block Diagram。
芯片上电后先会进入Calibration，在这期间LDRV的功能被屏蔽掉，10uA电流经过这个引脚，经电阻建立的电压被芯片采样，作为LS过流保护的阈值。一旦经过了Calibration的过程，这个引脚就恢复LDRV的功能了，作为LS的驱动端。
不知你是什么应用，要把8 pin SW端接地呢？接地的话芯片肯定不能输出所设计的电压了啊。没有输出，反馈端也会乱掉，芯片也就不知道什么时候开上管什么时候开下管了，PWM肯定会乱掉。

1，LDRV内部其实就是个带电流检测功能的buffer，buffer（图腾柱）用来驱动外置的MOS管同时检测驱动电流来识别是否过流

2，SW不能接地，如果接地，一旦上管打开，经过上管的电流就会迅速上冲，上管就被过流保护了，所以是没有输出的

为什么要将8脚接地？目的什么？

HI
8脚接GND，首先chargepump不能工作，高边MOS驱动无法获得供电电压来驱动MOS.
其次，如上面提到的，一旦上管打开，等同于将输入接到GND，电流非常的大，如果没有保护，MOS立马烧掉。

上面所提到的“芯片上电后会先进入Calibration校准模式，LDRV的功能被屏蔽同时内部恒流源流过电阻，采样电阻上电压降被作为LS过流保护阈值”，
这里只说到芯片刚上电时候进入Calibration校准模式时候如何检测电阻上的压降，实际上芯片退出Calibration模式后仍旧有过流保护检测功能，
而不是只作为LS的驱动端。 所以想再问清楚退出Calibration模式后如何实现过流保护检测，能否给出 LDRV/OC 脚内部的详细框图？

Hi,

芯片在Calibration模式中检测到的LDRV电压，被采样和锁存在芯片中。

Datasheet原文如下，（Page 9 最下端）

“The voltage developed across that resistor is then sampled and latched internally as the OCP trip level until one cycles the input or toggles the EN/SS.”

退出校准模式以后，正常开关动作时以采样和锁存的电压作为电流保护的阈值电压。芯片通过采集下管两端电压，与阈值电压比较，如果超过阈值电压，说明流经下管电流过大，启动OC保护。正常工作时LDRV就只作为下管驱动引脚工作。

Hi Sam

请帮忙确认下TPS40303按下图所示应用时，是否仍能做过流保护与短路保护？

目前我们尝试了在下管到地之间串联电阻的方案，但仍不能实现过流保护功能。请帮忙提供解决方法，tks！

Hi Darren,

我现在手里没有这块板子，没法实际测试。

现在是把40303作PWM controller，后面接了一个Gate驱动芯片吗？这种应用需要在40303的LDRV到地之间加一个限流电阻，来设定限流值。

不过有一点我不太确定，不知Gate Driver芯片LI的输入阻抗是多大。如果不是高阻的话，校准模式下输出的小电流可能就从LI上流走了，导致LDRV上电压不正确。

建议用示波器看一下40303 LDRV引脚在上电过程中的电压波形，与datasheet中校准模式波形对比一下。

Hi Sam
1、栅极驱动芯片输入确认是高阻；
2、目前的应用已经在TPS40303的LDRV到地之间加了限流电阻，但是仍然不能实现过流和短路保护功能。请告知如何实现？

Hi Darren,

限流电阻是多大的？可以测一下LDRV上电波形贴上来看下吗？谢谢。

 Hi Sam

限流电阻是10mΩ，波形见下图;请帮忙建议下看看是否有更好的办法实现，tks！

Hi Sam

限流电阻是10mΩ，波形见下图，请帮忙看看如何修改，tks！